2.4算术逻辑单元ALU

逻辑运算：

简单逻辑 与、或、非

与门的天然逻辑“屏蔽”，把A看做控制信号；当A为0时，B直接被屏蔽，输出与A相同为0；当A为1时，输出与B相同。

在逻辑设计中，可以通过与门来屏蔽一些信号，屏蔽与否通过其中一个端来控制。

复合逻辑 与非、或非、异或、同或

半导体电路实现起来跟方便

与非门的天然逻辑“屏蔽”，把A看做控制信号；当A为0时，B直接被屏蔽，输出与A相同为1；当A为1时，输出由B控制，与B相反。

在逻辑设计中，也可以通过与非门来屏蔽一些信号，屏蔽与否通过其中一个端来控制。

判断两个东西不同，通过异或来实现

异或的天然逻辑“加法”“奇偶判断”

加法，与门和异或门实现，其中与门可以通过跟方便实现的与非门和非门实现

同或：异或取非

能用异或解决的问题就不需要用同或，或在需要用同或的时候直接用异或取非

算术运算

一位全加器: 与门+或门

两个输入分别连入与门和或门，由与门获取进位，或门获取和

AB为输入，ci为进位，si为和

电路图：

一位全加器，考虑进位输入：

Ai,Bi为输入，Ci-1为前面传递来的进位。

Si为和，当Ai，Bi，Ci-1为奇数个1时输出1；

Ci为进位，在Ai，Bi，Ci-1中至少2个以上1时输出1；

电路图：

封装后：