fpga中对变量进行赋初值

如何对reg进行赋初始值,如下:

reg [511:0] data;

赋值全0

方法一:直接赋0

data <= 0;
// 默认0为十进制以32位表示，
//如果data位宽大于32位，则高位补零，如果data位宽小于32位，则截取低位。

方法二:直接赋'b0
 data <= 'b0;

方法三:利用位拼接
data <= {511{1'b}};

方法四:supply0
supply0 [512-1:0] dout_gnd;
dout <= dout_gnd;

赋值全1

赋全1的方法：

方法一:直接赋~0
data <= ~0;

方法二:直接赋-1
data <= -1;

方法三:利用位拼接
dout <= {WIDTH{1'b1}};

方法四:利用supply1
supply1 [WIDTH-1:0] dout_vcc;
dout <= dout_vcc;
需要注意的是Verilog中并没有'b1的赋全1方式。

参考:

https://blog.csdn.net/u010554204/article/details/43239547