背景介绍

当摩尔定律越来越难以实现，为了满足日益见长的高性能，低功耗，和低成本的需求，IC行业把目光转向了基于芯片堆叠的3D集成和封装技术。

2.5D或3D封装技术利用了有机基板或者硅中介层，硅桥和硅过孔（TSV）来进行Die之间和Die与封装外围的信号传递。

• 3D-DFT

传统的2D-DFT结构，例如scan chain，压缩解压缩逻辑，IEEE 1500 wrapper，BIST等2D-DFT结构只能提供单个Die的测试，无法提供对堆叠芯片的测试。因此我们需要新的3D-DFT 测试方式去测试堆叠芯片。

当Z轴上的堆叠处于半完成或者完全完成时，我们需要一种新的3D-DFT 结构通过封装外部I/O 去访问和测试Die之间的互连。3D-DFT 构架同时还需要满足modular test，即Die的测试和堆叠芯片间的测试可以分别开发和执行。

一些公司曾经提出了建立在IEEE 1149.1, 1500 和1687的ad-hoc 3D-DFT结构，但是它们都有各自的优缺点，无法作为行业标准。于是IEEE 1838提出了一种新的3D-DFT 标准用来测试堆叠芯片。

1838 stack model

上图展示了逻辑相同的三种物理堆叠方式，每个堆叠都有三个Die，其中Die 1和外部I/O直接连接，Die 2和Die 3分别与Die 1和Die 2相连。对于每个Die， IEEE 1838定义了一个primary interface和secondary interface。对于Die 1来说，primary interface是与外部I/O相连的接口，secondary interface是与下一级Die相连的接口；对于其他Die来说，primary interface是与上一级Die连接的接口，secondary interface是与下一级Die连接的接口。

IEEE 1838 组件

对于primary interface， IEEE 1838 定义了由TCK, TDI, TDO, TMS, 和TRSTN 组成的Serial Primary Test Access Port （PTAP） 和 PTAP controller。PTAP controller是基于IEEE 1149.1的controller，增添了一些新的指令和寄存器。

对于secondary interface， IEEE 1838定义由 TCK_Sn, TDI_Sn, TDO_Sn, TMS_Sn 和TRSTN_Sn 组成的secondary test access ports(STAP)和STAP的控制逻辑。一个secondary interface上可以有一个或者n个STAP, n为与当前Die相连接的下一级Die的数量，并且STAP之间是串联连接。

STAP中的TCK_Sn, TMS_Sn 和TRSTN_Sn 是由PTAP 的TCK, TMS 和TRSTN直接驱动，TDI_Sn 和 TDO_Sn 和PTAP的TDI和TDO之间可以添加retiming elements去满足时序要求。只有当STAP被选中（Select_Sn=1）时，TMS，TDI和TDO会经过mux与下一级Die相连接。

IEEE 1838中的寄存器

• 3DCR (3D configuration register)

PTAP中的3DCR 用来控制和配置STAP。3DCR里包括三种信号，Config-Hold，Select_Sn和RTI_or_TLR_Sn。Config-hold是用来防止3DCR的数据在PTAP FSM处于Test-Logic-Reset状态下被reset掉。

Select_Sn是用来选中第n个STAP。RTL_or_TLR_Sn 是用来定义当STAP没有被选中时，STAP连接的下一级PTAP的状态处于RTI或者TLR状态。

• DWR (Die wrapper register) Config Register
  

DWR config register是用来控制Die Wrapper Register的配置寄存器。类似于IEEE 1500 wrapper cell，DWR在Die的terminal上插入了wrapper cell，这些wrapper cell提供了在INTEST模式下和EXTEST模式下的可控性（controllability）和可观性（observability）。DWR可以是在Die boundary上的dedicated或者shared wrapper cell，也可以去复用IEEE 1500 WBR 或者IEEE 1149.1BSR。DWR 有四种工作模式：mission mode，IF mode，OF mode和Safe Operation mode。在IF 模式下，Die的input会被DWR 控制并且output 会被DWR 观察到。在OF 模式下，Die的output 会被DWR 控制并且input会被DWR观察到。

• FPP (Flexible parallel port) Config Register

FPP 是用来控制 Flexible parallel port的配置寄存器。FPP提供了并行的测试访问接口，FPP建立了primary interface，secondary interface和core之间的连接。FPP 是由一组lane构成，每条lane实现了1 bit位宽的数据通道。FPP可以被用来在不依赖die wrapper的情况下在堆叠芯片中传输测试数据和控制信号。下图中右边的为插入了FFP后的结构：

FPP 的连接非常灵活，既可以实现一个PTAP和一个STAP之间的双向连接，可以实现一个PTAP和多个STAP的连接：

FPP中lane支持复杂的连接，例如下图中的是一个拥有最多连结性的lane:

IEEE 1838和其他协议的关系

1838利用了IEEE 1149.1的协议来做控制和数据传输，并且PTAP的controller和寄存器是基于1149.1的controller和寄存器来实现的。IEEE 1500 core wrapper cell 和 IEEE 1149.1 boundary scan可以被复用成为DWR。IEEE 1687可以被用来控制1838的组件是否被挂起。IEEE 1687可以用ICL语言来描述从PTAP到STAP的串行数据通道。