UVM with Modelsim WORK FLOW-Err process

笔者第二次自行根据第一次的流程运行仿真时，错误百出，现记录如下:

首先，set路径出错，亲测从网页上偷懒复制会出问题，建议全程手打，或者根据modelsim的自动补全快速设置；

其次，vlog编译时有如下图

接着试着单独编译top_tb.sv时，有下图

会有诸多语法错误和其他类型的绕过，究其原因是工作目录设置不对，有人会同样说明明已经vlib work了，起始问题出在modelsim打开后自动进入的工程上，往往一般人modelsim打开都会进入上一次的工程或者是空工程页面，此时使用cd指令切入到放置.sv文件的目录下后，在使用vlib后续set和vlog等指令就会正常。cd后建议ls一下确认文件是否已经在了。

cd后成功如上图