芯片产业链系列2-一文了解芯片设计全流程

在上篇文章中，我们从高空鸟瞰了芯片产业链的全景。如果从芯片的构建原理来看，“聚沙成芯”的本质与建造房屋非常类似，所不同的是房屋是由地基和钢筋水泥组成，芯片则由硅晶圆及电路组成。具体地，芯片设计犹如房屋设计，芯片制造就像房屋建造，芯片封测则相当于房屋装修，流出与外部连接的水、电、网等通道，让房屋能正常运转。从今天开始我们将从高空俯冲而下，通过三篇文章依次介绍这三个环节，而后我们再继续对支撑环节的产业链分别介绍。

芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。类比建造楼房，芯片设计就是画出那张施工设计图，不同的是，相比那张施工设计图，芯片设计更为复杂，以数字芯片设计为例，芯片设计的流程如下图所示，大体可用四个步骤概括：

  

 

1. 系统级：系统级设计就是制定系统规格，即在明确市场需求后，将市场需求转化为芯片的规格指标，然后形成芯片Spec，也就是芯片规格说明书，它会详细描述这款芯片的功能、性能、尺寸、封装、应用等内容。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑法规需要遵守，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。

比如某家公司要研发一款芯片，那么芯片所要达到的功能与性能是怎么样的，都需要提前确定好，这样研发人员才能拿出设计解决方案和具体实现架构，划分模块功能。

 

2. 架构级：架构级设计包括创建或购买知识产权 (IP) 块，以及定义软件接口、时序、性能、面积和功率限制。它是为了让芯片有升级空间，在系统规格的基础之上从架构和算法上把芯片模块化。换句话说就是结合架构和算法把芯片的总体结构搭建出来，同时定义出各个功能模块。对应到建房子，这一步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。

架构级设计需要使用硬件描述语言（HDL，Hardware Description Language）搭建功能模块。对于数字电路，这个阶段叫做RTL（Register Transfer Level，寄存器传输级）设计，通常是用Verilog来进行；对于模拟电路，这个阶段叫做模拟设计，早期的模拟器件晶体管较少，随着技术发展，模拟电路集成度提高，出现了SPICE这样的设计仿真软件。

搭建功能模块后，紧接着就是逻辑功能的仿真验证（称之为前仿真），仿真验证是保证芯片功能性和正确性的关键步骤。检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。很多没有经验初入半导体行业的公司往往在这步就已经折戟沉沙。

注：RTL设计是指不关注寄存器和组合逻辑的细节（如使用了多少逻辑门、逻辑门之间的连接拓扑结构等），通过描述寄存器到寄存器之间的逻辑功能描述电路的HDL层次。RTL级是比门级更高的抽象层次，使用RTL级语言描述硬件电路一般比门级描述简单高效得多。

注：HDL是描述电子系统硬件行为、结构和数据流的语言。利用这种语言，数字电路系统的设计才可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。有了HDL，借由语言代码便可轻易地将一颗 IC 地功能表达出来，接着就是检查代码功能的正确性并持续修改，直到它满足期望的功能为止。常使用的 HDL 有 Verilog、VHDL 等。

 

3. 门级：门级设计又称逻辑综合，其结果就是把设计实现的HDL代码翻译成门级网表（网表是一类专业的、高效的信息化系统制作工具）。在逻辑综合时，必须要加入设定的约束条件，也就是综合出来的电路要在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（称之为后仿真）。

有了完整规画后，接下来便是画出平面的设计蓝图。在IC设计中，逻辑合成这个步骤便是将确定无误的HDL code，放入电子设计自动化工具(EDA Tool，EDA我们将会在接下来的文章详述，这里只需知道它是设计中用到的软件工具即可)，让电脑将HDL code转换成逻辑电路，产生如下的电路图。之后，反复确定此逻辑门的设计图是否符合规格并修改，直至功能正确为止，得到最终的门级网表电路。完成这一步后也就完成了前端设计。类比于房屋设计，这一步就像是完成房屋的格局设计。

 

4. 晶体管级：晶体管级设计包含布局布线设计、布线验证、寄生参数提取、布线后电路生成、布线后仿真、静态时序分析。这一步也到了后端设计，需要开始可测性设计（Design for Testability，DFT)。DFT的目的是在设计的时候就考虑将来的测试。如果通过了DFT，那就可以进行布局规划了，布局规划能直接影响芯片最终的面积。布局规划完成后就需要对时钟信号单独布线，再进行普通信号布线，包括各种标准单元（基本逻辑门电路）之间的走线。布线之后对寄生参数提取，最后再对完成布线的物理版图进行功能和时序上的验证，后端设计就完成了。这一步则像是完成房屋的水电方案设计，并给出最终的房屋设计版图。

需要注意的是，在晶体管设计中需要结合代工厂的元件资料库及DRC（设计规则检查，Design Rule Checking）完成版图设计生成GSDII文件，完成这些，芯片设计部分就算是结束了，下一步就要进入制造阶段，即光掩模制造及后续制造流程等。具体地，这一过程是将合成完的代码再放入另一套 EDA工具，进行电路布局与绕线(Place And Route)。在经过不断的检测后，便会形成如下的电路图。图中可以看到蓝、红、绿、黄等不同颜色，每种不同的颜色就代表着一张光罩。

 

注：DFT技术是在满足芯片正常功能的基础上，通过有效的加入测试电路，来降低产品的测试难度，降低测试成本。这样，对设计人员就提出了更高的要求，既要能实现正常的功能，又要加入不太多的电路能够达到测试目的，又不能让测试模块占据太多的功耗和面积，因此，了解并掌握DFT技术是每个从业者的基本素质。

注：寄生参数提取，由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。寄生参数提取的主要目的是建立一个精确的电路模拟模型，使详细的模拟能够模拟实际的数字和模拟电路响应。

注：DRC是版图验证中的重要工具，包括设计规则检查，检查连线间距、连线宽度等是否满足工艺要求。它在版图的几何图形上执行检查，确保版图数据能够进行生产，并在给定的集成电路工艺技术上得到高成品率。

当然了，实际的芯片设计工序会远远比上面提到的复杂，就像下图一样实际设计工作会需要非常多的反复设计、修改、验证工作，还要考虑代工厂的制造工艺。实际上，从芯片最初的架构设计到最后的流片，验证工作贯穿了整个设计流程，目前整个芯片设计70%左右的工作量已经被验证所占据，如上面提到的DRC就是版图验证中的一种。

 

至此我们已经对芯片设计的主要流程进行了介绍，从介绍中我们也能直观的感知到芯片设计流程之复杂。芯片设计是一个知识密集型行业，技术门槛高，对创新人才的需求也高。同时，设计环节占据集成电路价值量的四成左右，是一个市场空间非常大的行业，因此也不难理解我国一定要在这一领域占据一席之地的原因。

当下，仍是由海外龙头主导芯片设计行业，根据Gartner数据，2021年全球芯片设计前十大厂商中有7家为美国企业，CR10为54.6%。数字芯片领域，高通、英伟达等国际巨头高度垄断，剩余市场空间较小，GPU、CPU等细分领域国产化率较低。根据IC Insights统计，2021 年全球第一大模拟IC厂商德州仪器市占率19%， CR5为51.5%。中国半导体行业协会数据表明，我国模拟芯片自给率从 2017 年的6%提升至2021年的约12%，仍然处在一个非常低的水平。

通过上面一系列的数字可以看出，我们与海外厂商仍有不小的差距，在这种情况下，美国又不遗余力地对我们的半导体产业进行打压。另一方面，无论是要提升我们的科技水平，还是要提升我们的生活水平，都不可能不发展我们的芯片产业。因此，认识到困难的同时，也要看到国产替代的巨大空间，道路是曲折的，前途是光明的，如何穿过曲折的道路达到光明的前途是当下不得不思考的问题。我想充分认识到与海外厂商的差距、差异及其原因将是我们的第一步，在此简单谈一下我们的三个思考。

1. 我国芯片设计企业与海外公司商业模式的差异：从商业模式上看，芯片设计之后的制造环节对工艺协同及设备等要求较高，初始投资成本较大。而相比于全球龙头企业而言，国内厂商收入规模和产品数量相对较少，因此多采取Fabless模式，将制造、封测的环节交由外协厂商，并实现芯片设计产品的迭代创新，财务上则表现为较高的资产收益率。Fabless模式初始投资规模和创业难度较小，主要依靠研发人员，因而企业运营费用更低，产品转型更加灵活。相比之下，德州仪器、 美光科技、英特尔等国际龙头企业采取IDM或Fab-lite模式运营，均建设了自有生产线，产业链布局更加完善。

 

2. 我国芯片设计行业的核心痛点之一在于人才不足：芯片设计下游应用市场对功能、能耗、体积、续航时间等不断提出更高要求，催生了芯片设计和制造流程更加复杂化。由于设计环节涉及物理、化学、计算机等多个学科， 属于知识密集型领域，对人才的技术及综合素质要求较高。目前我国自主培养的有经验人才尚少，部分出国留学人才毕业后选择海外工作，人才流失率高。 同时， 培养一个熟练工程师的周期较长，如IC硬件设计师入行需接近三年，独当一面完成新产品突破通常需近十年之久，成长周期较长。因此国内芯片设计人才缺口明显，制约了我国芯片设计产业的发展。

 

3. 我国芯片设计行业的核心痛点之二在于产业生态不完善：对于芯片设计而言，其最终应用时需要与其他软硬件设施协作支撑整体的正常运行。由于开发自主的操作系统初始投入较高且难度较大，因此国产芯片往往需要购买相应版权，难以独立构建完善的产业生态体系。 而芯片产业各环节在这个生态体系中又互相依赖，缺失任何一个环节都可能严重制约其他环节的发展。此外，我国芯片设计公司数量迅速增长，产业资源较为分散，低端产品恶性竞争导致利润率较低，高端产品则缺乏足够的人才和资金投入，这反过来又进一步限制了我们的芯片产业升级。

通过对以上几个难点的论述，我们会发现，这些难点不仅是设计环节的痛点，更是整个产业生态的痛点。所幸的是，我们拥有巨大的市场，我们的芯片生态体系也初步建立，也在逐步涌现出像圣邦股份、韦尔股份、澜起科技、卓胜微等优秀的公司。星星之火，可以燎原，对未来我们坚定而充满期待。