真假胶水？鲲鹏920 64核CPU开盖取晶圆

简单来说MCM封装，3DIE设计

两颗CCD一个IOD

每个DIE上有8cluster（簇）

单簇是四核为一个节点

没记错的话所有的簇之间通过环形总线连接，然后DIE之间在通过IF总线还是其他总线连接（原文：每个4核核心簇内部是类crossbar设计，延迟表现一般但也符合预期。核心簇挂载在双向bufferless ringbus上，在单socket内延迟与AMD EPYC 7003跨CCD延迟比肩，但是落后于使用mesh结构的intel。在跨片延迟方面，鲲鹏920还是落后于EPYC 7003（～200ns），但是优势在于其跨路时支持了更多的一致性操作，少了许多不必要的跨片传输（由peer to peer传输代替）；intel的跨片则全面领先，仅需～140ns。）

每个核心内置512K L2缓存

所以一个DIE原生32核，双DIE 64核，

加上一个不像7nm更像16nm的IOD正好三个DIE

IOD其实有点像以前的北桥，内存控制器和高速总线

单板内部走线合理没有阻抗匹配问题

所以这个U从64核48核到32核16核甚至8核4核的规模都是存在的，基本上从结构来看根据瑕疵程度屏蔽就可以。