AMD介绍未来芯片设计，在计算芯片上叠加DRAM

ISSCC 2023于2023年2月19日至23日在美国旧金山举行，业界巨头AMD也出现在了这次会议中，其主题演讲中详细介绍了如何提高数据中心的能效并设法跟上摩尔定律的，即使半导体工艺节点前进的脚步已经变得缓慢。

据Planet3DNow.de报道，AMD对服务器处理器和HPC加速器最引人注目的预测是多层堆叠式DRAM。

过去一段时间以来，AMD已经开始制造带有堆叠HBM的逻辑产品，比如GPU。这些都属于多芯片模块（MCM），其中逻辑芯片和HBM堆栈位于硅中介层之上。虽然与独立的DRAM芯片/模块相比，这种方法节省了PCB的空间，但在基板上的效率很低，而且中介层本质上是一个硅片，在上面堆叠的芯片之间有微小的布线。

AMD设想不久的将来，高密度服务器处理器将在逻辑芯片之上堆叠多层DRAM。这种堆叠方法节省了PCB和基板的空间，允许芯片设计师在每个插座上塞进更多的核心和DRAM。

AMD还看到了内存计算的更大作用，简单的计算和数据移动功能可以直接在内存中执行，省去了与处理器之间的往返。AMD还谈到了封装光学PHY的可能性，这将简化网络基础设施。

AMD在2021年就表示，未来属于模块化设计和匹配协调的封装。随着硅通孔（TSV）的增加，未来AMD会专注于更复杂的3D堆叠技术，比如核心堆叠核心，IP堆叠IP，甚至宏块可以3D堆叠。最终硅通孔的间距会变得非常紧密，以至于模块拆分、折叠甚至电路拆分都将成为可能，这会彻底改变今天对处理器的认知。